Membro VIP
Dettagli del prodotto
Che cos'è Nano SOI?
Servizio di fabbricazione rapida per la prototipazione di circuiti integrati fotonici siliconici. Include dispositivi passivi e termoottici.
Tempo di consegna dalla presentazione del progetto alla consegna fino a tre settimane.
Opzioni per rivestimento di ossido, metallizzazione e trincee profonde per l'accoppiamento dei bordi.
Prestazioni ottiche comprovate e bassa perdita di propagazione.
Introduzione
Il processo di fabbricazione NanoSOI fornisce un viale per fabbricare circuiti integrati fotonici (PIC). La base del processo è la fase di modellazione del silicio, che viene eseguita su substrati silicon-on-isolator (SOI). La rugosità superiore del bordo di linea e l'elevata produttività sono garantite con l'uso di un sistema litografico a fascio elettronico 100 keV all'avanguardia. Il nostro processo anisotropico di incisione al plasma fornisce pareti laterali lisce per ridurre la perdita di dispersione nei dispositivi fotonici. Le fasi di processo opzionali come la deposizione del rivestimento dell'ossido, la metallizzazione e l'incisione profonda della trincea possono essere eseguite successivamente per creare dispositivi fotonici passivi e attivi con accoppiatori a griglia o accoppiatori di bordo. Oltre a questi processi standard, abbiamo anche opzioni personalizzate disponibili come rimozione selettiva dell'ossido o profondità parziali di incisione.
Ci sono due opzioni per accedere al processo di fabbricazione NanoSOI. Le corse di wafer multi-progetto (MPW) sono programmate una volta ogni due mesi. Processi standard e prezzi immediati sono disponibili per queste corse. Le corse dedicate sono per progetti che richiedono opzioni personalizzate come il rilascio selettivo di ossido. Le tempistiche per queste corse sono flessibili e le quotazioni sono personalizzate per ogni corsa.
Processo di presentazione
La presentazione di un disegno al processo NanoSOI viene effettuata online. I file di progettazione sono forniti in formato Calma Graphics Data System II (GDSII), con unità di database di 1 nanometro. I disegni vengono presentati online utilizzando il NanoSOI Design Center, a cui è possibile accedere scegliendo "Invia un disegno" nella barra di navigazione sopra. Le ultime regole di progettazione, tutorial di layout e dettagli sul processo di fabbricazione sono tutti situati presso il Centro di progettazione NanoSOI. I prezzi per le corse di wafer multi-progetto sono disponibili anche online attraverso il Design Center.
Dettagli di fabbricazione
Il nostro processo di fabbricazione, incluse tutte le nostre opzioni standard, è descritto di seguito. Passare a qualsiasi passaggio del processo utilizzando la barra laterale a destra.
Livello dispositivo siliconico
Il nostro processo di modellazione del silicio coinvolge la definizione di caratteristiche su scala nanoin silicio-su-isolante (SOI) utilizzando litografia a fascio elettronico (EBL) e processi di incisione a ioni reattivi (RIE). Il substrato è uno strato di dispositivo di silicio di 220 nm con uno strato di ossido sepolto di 2 µm e un wafer maniglia 675 µm. Il processo di modellazione inizia con la pulizia e lo spin-coating di un materiale che è sensibile all'esposizione al fascio di elettroni. Un modello di dispositivo è definito in questo materiale utilizzando 100 keV EBL. Una volta che il materiale è stato sviluppato chimicamente, un processo di incisione ICP-RIE anisotropico viene eseguito sul substrato per trasferire il modello nello strato di silicio sottostante. L'incisione viene eseguita fino a quando non c'è silicio residuo e lo strato sottostante di ossido tampone è esposto. Una volta completata la fase di modellazione del silicio, diverse opzioni standard diventano disponibili per aggiungere funzionalità aggiuntive al dispositivo, tra cui deposizione di ossido per proteggere e isolare i dispositivi in silicio, metallizzazione per dare ai dispositivi funzionalità elettriche e trincee profonde per fornire un'interfaccia liscia per l'accoppiamento dei bordi della fibra. Le opzioni personalizzate includono il rilascio selettivo dell'ossido per creare strutture di silicio indipendenti per applicazioni meccaniche.
Componenti guida d'onda
Y Splitter (50/50) su 220 nm SOIAccoppiatori a griglia
Accoppiatore reticolare di lunghezza d'onda sotto modellato su 300 nm SOICristalli fotonici
Guida d'onda fotonica della striscia di cristallo modellata su 300 nm SOIMisurazione delle perdite di propagazione
Nanotools applicati misurano periodicamente la perdita ottica di propagazione facendo uso delle strutture di prova. La struttura di prova è una guida d'onda diritta di striscia di silicio larga 500 nm con un ossido di rivestimento di spessore 2,2 μm. Le misure di cut-back loss vengono eseguite variando la lunghezza della guida d'onda da 0 a 3 centimetri, misurando la perdita totale di inserzione di ciascun dispositivo ed eseguendo un fit lineare sulla perdita rispetto alla lunghezza della guida d'onda. Vengono utilizzati segmenti di guida d'onda dritti e curvi. La perdita media di propagazione per i dispositivi SOI a 220 nm completamente incisi è riportata di seguito:
| Polarizzazione | Perdita della guida d'onda retta | Perdita curva della guida d'onda |
|---|---|---|
| TE | 1,5 dB/cm | 3,8 dB/cm |
| TM | 2,4 dB/cm | 3,0 dB/cm |
Questi risultati sono mediati su due serie di matrici di prova. Ogni set è stato separato da 9 mm. Dati di misura dettagliati, incluse scansioni spettrali, possono essere forniti su richiesta.
Deposizione di ossidi
Se i dispositivi al silicio richiedono l'isolamento dall'ambiente esterno, il biossido di silicio può essere depositato sul dispositivo utilizzando un processo di deposizione chimica di vapore (CVD). Il nostro spessore standard di deposizione dell'ossido è di 2,2 µm, che è sufficiente per la maggior parte delle applicazioni termiche e ottiche. Il processo di deposizione dell'ossido può essere combinato con il nostro processo di metallizzazione del riscaldatore a tre strati per fabbricare dispositivi fotonici attivi che possono essere controllati con la temperatura. Possono essere richiesti spessori di ossido personalizzati fino a 3 µm.
Metalizzazione
La metallizzazione aggiunge funzionalità elettriche al dispositivo. ANT ha due processi di metallizzazione, che vengono eseguiti direttamente sulle caratteristiche di silicio o sopra il rivestimento di ossido (se depositati nella fase precedente). Il primo consente l'applicazione diretta di una tensione/corrente a un dispositivo in silicio, mentre il secondo consente dispositivi fotonici termoottici a bassa perdita.
Derect Metalizzazione
lo scopo della metallizzazione diretta è quello di creare tamponi di incollaggio e/o sondatura e di modellare percorsi elettronici grossolani direttamente sui dispositivi in silicio. Questo processo di metallizzazione utilizza la fotolitografia per definire le aree metalliche (dimensioni minime della caratteristica di 10 µm) entro una precisione di allineamento di 2 µm allo strato di silicio sottostante. I metalli vengono depositati sul substrato mediante evaporazione a fascio elettronico e lo spessore può essere controllato con una precisione di ±5% dello spessore complessivo. Il rivestimento dell'ossido non può essere depositato sul dispositivo prima che venga eseguita la metallizzazione diretta. Il metallo standard è Au. Alluminio o altri metalli personalizzati possono essere utilizzati su richiesta. La scelta dei materiali per le pastiglie/tracce è la seguente:
| Metallo | Pensiero |
|---|---|
| Oro (con 4 nm Cr strato di adesione) | 100 nm |
Metallizzazione a tre strati
* Strato protettivo di ossido non mostrato.Lo scopo della metallizzazione a tre strati è quello di creare dispositivi compatti del riscaldatore utilizzando un metallo ad alta resistenza e di interfacciarsi con i dispositivi del riscaldatore utilizzando uno strato di routing a bassa resistenza. Un terzo strato costituito da biossido di silicio viene utilizzato per proteggere i riscaldatori dai danni da ossidazione. L'ossido viene inciso via sopra i cuscinetti di alluminio per esporli per sondare o legare filo. L'uso di due metalli aumenta l'efficienza elettrica dei dispositivi, poiché la maggior parte della generazione di calore può essere indirizzata a una specifica area del chip con il Ti/W. I due strati metallici sono anche modellati utilizzando fotolitografia. Lo strato del riscaldatore utilizza una lega di titanio-tungsteno per implementare i dispositivi di riscaldamento ad alta resistenza. Lo strato di routing, che può consistere in tracce elettriche più ampie o tamponi di incollaggio / sonda, è costituito da un doppio strato titanio-tungsteno / alluminio. L'utilizzo di un doppio strato per lo strato di fresatura assicura un buon contatto elettrico tra lo strato di fresatura e lo strato di riscaldamento con bassa resistenza al contatto. Il doppio strato assicura inoltre che lo strato di routing sia uniforme senza modifiche di altezza. Una coperta di ossido viene poi depositata sui chip e i tamponi di sonda sono esposti utilizzando lo strato della finestra di ossido. Di seguito sono riportate le specifiche del tri-strato
| Metallo | Pensiero |
|---|---|
| Strato riscaldatore in lega TiW | Spessore: 200 nm Resistenza all'ingrosso: 0,61 μΩ-m Resistenza dello strato: 3,07 Ω/sq |
| Livello di instradamento bilaterale TTiW/Al | Spessore: 200 nm Ti/W + 500 nm Al Resistenza all'ingrosso: 0,04 μΩ-m Resistenza dello strato: 0,08 Ω/sq |
| Strato protettivo al diossido di silicio | Spessore: 300 nm Resistenza di massa: N/A Resistenza dello strato: N/A |
Etch profondo
Con il nostro processo di deep-etch, le trincee possono essere realizzate lungo il perimetro del chip per consentire a un cavo in fibra ottica di accoppiare la luce direttamente in dispositivi on-chip come le guide d'onda nano-coniche e le griglie di sub-lunghezza d'onda. La trincea larga 300 μm è modellata intorno a un'area chiusa di 8,78 x 8,78 mm, centrata sul progetto GDSII presentato. Un processo di incisione profonda viene poi utilizzato per incidere attraverso il rivestimento, l'ossido sepolto e attraverso il substrato di silicio sottostante. Il risultato finale è un substrato 8,78 x 8,78 mm con un'interfaccia liscia su tutti e quattro i lati per l'accoppiamento dei bordi in fibra.
Richiesta online
-
Contatti
-
Società
-
Telefono
-
Email
-
WeChat
-
Codice di verifica
-
Contenuto del messaggio
-